※ 本文轉寄自 ptt.cc 更新時間: 2021-10-08 23:17:03
看板 Tech_Job
作者 標題 [心得] 數位ic面試心得
時間 Fri Oct 8 19:28:00 2021
最近大徵才, 阿肥我也趁著這次機會面了許多家公司
平常受惠於 PTT & dcard, 因此就來 PO 個面試心得文
以下都是一線IC廠有問到我的問題
就不區分公司了
背景: 混血四大電資碩
通常針對碩論 & project 都會有針對細節的問題
(1) 這個地方為什麼要這樣做
(2) 這樣做的目的是什麼, 事前有沒有做過分析能保證效能一定提升
(3) 如果讓你重新做一次這個 project, 你覺得可以改進那些地方
(4) 你在這個 project 的主要貢獻是那些地方
投影片報告完後就會針對數位IC的觀念去問
不過因為我有修 iclab
在報告中我有放一頁的修課心得
列出了我在這門課學到的東西
CDC, STA, Low power等等的
因此問題也都是環繞在這幾個地方
1. CDC
針對 CDC 其實我都會先打預防針
說明在課程中我只有用過 2FF 的方法來解決
FIFO 只有課程中提過, 並沒有實做過
因此問題都是針對 2FF 來問
(1) metastability 是什麼
(2) 如何透過 2FF 解決 metastability
(3) 3FF 相比 2FF 差別在哪
(4) 是否可以用 2FF 傳多個 bit 的 data, 會產生哪些問題
(5) 如果不使用 FIFO, 要如何應用 2FF 傳多個 bit 的 data
(5) 如果不使用 FIFO, 要如何應用 2FF 傳多個 bit 的 data
(6) 如果你傳輸過來的資料是 101010.... 接續這樣過來, 你要怎麼知道這些資料哪些
2. STA
這部分就是很簡單的 setup time & hold time
因為現在都是遠端面試
我會準備一張圖上面有 兩個 flip flop 以及有 clock skew 的兩個 clk 波形圖
然後用小畫家在上面直接畫出算 setup time & hold time 的方法
除此之外還有被問過 STA 跟 DTA 的差別
3. Low power
這個我也會打預防針, 課程中只有教到 clock gating 的方式
不過我會說明為何 clock gating 可以達成省電的目的
有些主管也會問到在大的 design 中, 除了 clock gating 你要如何達到省電這個目標
我會說可以用 data gating 或是針對不同 block 給不同電壓
不過這個我覺得不是正確答案, 有人知道答案可以跟我分享一下謝謝
4. Design compiler 使用的經驗
這個只有一位主管問過我
不過我面對這種不常會被考的問題都是誠實回答我自己的經驗
這部分不會的話應該也不用太擔心
另外在合成的時候通常都會設 input delay & output delay, 有被問到這個的用途是為了什麼
5. 合作經驗
這個幾乎必考, 事前就準備一下吧
如果沒有 project 的合作經驗
聽說有人講社團的也可以?
不知道為何我這幾場面試下來都沒被考過白版題
不過我準備了蠻多的考古題
就稍微列一下當作參考
(1) 除頻器, 看心得文通常都會考頻率變成 1/3 的電路如何實作
(2) 同步非同步電路
(3) 同步非同步 reset
(4) design flow
(5) blocking & non-blocking
(6) cmos 畫簡單的 gate
(7) FSM 用 one-hot 以及 counter 的差別
最後感謝一下陪我練習面試的肥宅鄰兵跟lab巨巨們
因為我面試超容易緊張
之前面實習的時候緊張到問題都答得超爛就下去了
這次在面試前一直反覆練習報告的內容
針對問題也都想了好多種情況去預演
運氣好遇到今年大缺人
才讓我找到了工作
祝大家求職順利
-----
Sent from JPTT on my Sony XQ-AU52.
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 27.52.137.29 (臺灣)
※ 文章代碼(AID): #1XO2j2Ow (Tech_Job)
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1633692482.A.63A.html
推 : 看來進mtk1F 10/08 19:32
推 : 推2F 10/08 19:33
推 : 強者我同學推3F 10/08 19:34
推 : 看到CDC和預防針那句是在玩梗嗎？4F 10/08 19:35
→ : 放XOR是哪一種原理？5F 10/08 19:38
推 : 推原po應該強者6F 10/08 19:39
推 : 放xor是？7F 10/08 19:42
xor 是課程作業裡面有這樣做過 我面試回答的答案沒有去證實過 就不講出來以免誤導了※ 編輯: iammtker (27.52.137.29 臺灣), 10/08/2021 19:43:49
※ 編輯: iammtker (27.52.137.29 臺灣), 10/08/2021 19:45:26
推 : 能回答到這樣，知道自己什麼不會，已經比很多在職8F 10/08 19:52
→ : 的人好了
→ : 的人好了
推 : id給推XD 想請問原po碩論的領域是什麼10F 10/08 19:53
推 : 推id11F 10/08 19:56
推 : 放XOR的是toggle synchronizer12F 10/08 20:00
推 : 你這ID...XD13F 10/08 20:04
推 : 推原po,這些東西我在面試時也被問過超多次，基本上14F 10/08 21:08
→ : 新鮮人進去前弄懂這些未來會輕鬆很多
→ : 新鮮人進去前弄懂這些未來會輕鬆很多
推 : 數位ic準備算簡單16F 10/08 21:11
→ : 相比軟體缺
→ : 相比軟體缺
推 : 厲害。 我準備好數位ic面試考題。但都沒有面試機會18F 10/08 21:13
推 : 推19F 10/08 21:20
推 : 推20F 10/08 21:32
噓 : 數位ic真的簡單~門檻低~電機資工畢業的基本都會21F 10/08 21:33
推 : 畢業基本都會這就難說了22F 10/08 21:36
噓 : 數位ic簡單到爆~電資學院一堆課比它難23F 10/08 21:39
噓 : 泥各位最瞧不起的電力組的電力系統都比它難多了
噓 : 泥各位最瞧不起的電力組的電力系統都比它難多了
推 : 難沒有用，能賺錢才重要，簡單沒用，有面試機會才25F 10/08 21:45
→ : 重要
→ : 重要
推 : 要說難微波才是天書，但是畢業難找27F 10/08 21:51
推 : 輪班星人念的都比這難，薛丁格方程式會了然後？輪班28F 10/08 21:52
→ : 啊，除非你念博班。所以IC設計有種奇妙現象，私立
→ : 碩的designer去指揮台大物理、光電碩的去解issue，
→ : 然後私立碩看起來只是會設計電路，但是不不會解自己
→ : 電路issue....然後台大碩對於私立碩的指揮、實驗設
→ : 計感到匪夷所思，這在二線IC廠非常容易看到
→ : 啊，除非你念博班。所以IC設計有種奇妙現象，私立
→ : 碩的designer去指揮台大物理、光電碩的去解issue，
→ : 然後私立碩看起來只是會設計電路，但是不不會解自己
→ : 電路issue....然後台大碩對於私立碩的指揮、實驗設
→ : 計感到匪夷所思，這在二線IC廠非常容易看到
推 : 電波真的難34F 10/08 21:53
推 : 問的問題不難 基本觀念 給推35F 10/08 22:05
推 : 新人能夠知道有這些問題，就已經很不錯了 ，要會36F 10/08 22:12
→ : 的東西太多，不奢求你一定要知道答案，會想辦法找
→ : 出答案的能力比較重要
→ : 的東西太多，不奢求你一定要知道答案，會想辦法找
→ : 出答案的能力比較重要
推 : 3. low power最好的方法大概是大小核，直接關電39F 10/08 22:29
→ : 透過always on的方式去控制開關，除此之外level-shi
→ : ft的使用，把cell換慢，減少leakage都是方法
推 : STA部份除了ICG，也可以換model，像是POCV消除悲觀
→ : 透過always on的方式去控制開關，除此之外level-shi
→ : ft的使用，把cell換慢，減少leakage都是方法
推 : STA部份除了ICG，也可以換model，像是POCV消除悲觀
推 : 大神牛逼，最近看Cummings狂惡補43F 10/08 23:02
--
※ 看板: Tech_Job 文章推薦值: 0 目前人氣: 0 累積人氣: 279
回列表(←)
分享