作者 erspicu (.)標題 [請益] netlist模擬加速的可能時間 Mon Jun 1 23:44:54 2026
因為這太偏於晶片相關議題了
感覺不是soft_job範圍 簡單來說我想尋找一個方式
讓CPU跑NETLIST模擬運算能跑到實機速度
我知道網表跑模擬存在巨大運算量鴻溝
但我只是想讓我家電腦cpu跑模擬 把運算效率拉到42.95M hc/s
結果透過一堆方式只有拉到 大概100k多 hc/s...
這都已經是40年前爛得要死的cpu和PPU 完全沒想到這麼困難...
最後問AI建議 透過IR和CODEGEN去進階處理 結果還更慢
結果繞了半天 慢慢把study的東西整理起來 (我不是這領域的 是透過ai工具輔助)
還是得到我不甘心的說法 就是不可能....
我要的是cpu(不要fpga) 程式自動抽象化 不人工介入進行單元件抽象描述提升
學術界
https://erspicu.github.io/AprVisual/landscape.html
實作撞牆
https://erspicu.github.io/AprVisual/ceiling.html
AI的殘酷回覆
https://erspicu.github.io/AprVisual/study.html
但就很不甘心 會不會晶片模擬技術在最近10年
有沒有什麼突破的方法 我還不知道
還是以業界來說
即使用CPU跑NETLIST模擬40多年前 PPU+CPU兩顆晶片
以現在算力來說真的沒別方法可行?
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 182.233.248.16 (臺灣)
※ 作者: erspicu 2026-06-01 23:44:54
※ 文章代碼(AID): #1g7QZxVk (Tech_Job)
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1780328699.A.7EE.html
→ jason90814: 模擬用cpu跑一定快不了 複雜度就擺在那邊 所以才有fpga1F 49.216.252.82 台灣 06/02 08:02
→ foxmoulder: 工欲善其事 必先利其器 懂！3F 42.73.189.2 台灣 06/02 09:10
→ Naessean: 我不太理解這件事的價值在何處, 以業界來說正常應該是不會特意花時間去做這件事的, 你所謂的netlist只是gate-level netlist, 再往下還有transistor-level netlist, 你想要sim到多底層又想拿到什麼information呢？或是你只有gate-level netlist, 而沒有RTL code呢？4F 42.72.30.174 台灣 06/02 09:10
→ douge: 乖乖去學數學就是捷徑11F 140.112.175.204 台灣 06/02 09:11
推 gn01216674: EDA裡面高手非常多 歡迎你12F 114.137.48.156 台灣 06/02 10:05
--